


(54) SHADING CORRECTION DEVICE

(11) 5-268472 (A) (43) 15.10.1993 (19) JP
 (21) Appl. No. 4-59906 (22) 17.3.1992
 (71) HITACHI LTD (72) SHINICHI SHINODA(4)
 (51) Int. Cl.⁵. H04N1/40, H03M3/02//H04B14/06

PURPOSE: To reduce deterioration in picture quality by eliminating the fluctuation of a shading waveform by ± 1 -digit in a steady-state by means of a simple circuit without the provision of a storage means and reproducing a picture constantly.

CONSTITUTION: When a shading waveform is subjected to delta demodulation from an adjacent picture element difference memory 131 storing differential data of adjacent picture elements of a shading waveform, a demodulation control circuit 134 extracts data from the memory 131 by each picture element. Then the extracted data, a preceding picture element and a preceding to preceding picture element stored in a shift register in total three picture elements are referenced and a discrimination circuit discriminates whether or not the waveform is constant. When the waveform is constant, a reproduction level is kept independently of the differential data by acting a delta demodulator 132.




130: delta modulator, 133: shading correction circuit, a: input picture signal, b: shading correction output signal

(54) FACSIMILE EQUIPMENT

(11) 5-268473 (A) (43) 15.10.1993 (19) JP
 (21) Appl. No. 4-63273 (22) 19.3.1992
 (71) HITACHI LTD (72) ISAO WADA(2)
 (51) Int. Cl.⁵. H04N1/40, H04N1/00

PURPOSE: To provide the facsimile equipment set to the shading correction mode with a simple operation.


CONSTITUTION: A CPU 4 discriminates the state of a start switch 5, a stop switch 6 and a power switch 7 to control a changeover circuit 3. Thus, the shading waveform storage mode is set. Thus, the shading correction mode is set with a simple operation while saving the space and the facsimile equipment without malfunction is realized.

**(54) SCANNER**

(11) 5-268474 (A) (43) 15.10.1993 (19) JP
 (21) Appl. No. 4-63926 (22) 19.3.1992
 (71) SEIKO INSTR INC (72) HIROSHI MORITA
 (51) Int. Cl.⁵. H04N1/40, G06F15/64

PURPOSE: To realize shading correction calculation with high accuracy by reducing effect of noise invaded in a white / black reference value.

CONSTITUTION: A control means 1 outputs a signal a8 commanding a white reference reading and a signal d11 representing a 1st line. A picture read means 2 reads a white reference original and outputs an RGB digital picture signal 12 by several lines to a shading means 3. The means 3 averages a signal 12 to store a white reference value by one line. Then the means 1 outputs a signal b9 and the signal d11 commanding a black reference value reading to read a black reference original, the signal 12 is outputted to the means 3, in which the signal is averaged and the result is stored as a black reference value by one line. Then the means 1 outputs an original read command signal c10 to output an original read signal 12 to the means 3. The means 3 applies shading arithmetic operation to the signal 12 by using the white/black level reference and outputs a picture correction signal 13. A picture processing means 4 implements picture processing by a command of the means 1 and outputs the result to each device.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-268474

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 1/40	1 0 1 A	9068-5C		
G 0 6 F 15/64	4 0 0 D	8840-5L		

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号 特願平4-63926

(22)出願日 平成4年(1992)3月19日

(71)出願人 000002325

セイコー電子工業株式会社

東京都江東区亀戸6丁目31番1号

(72)発明者 森田 宏

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式会社内


(74)代理人 弁理士 林 敬之助

(54)【発明の名称】 スキャナ装置

(57)【要約】

【目的】 黒／白基準値を数ラインサンプルし、平均化することにより、外来ノイズを除去し、シェーディング演算精度を向上させた。

【構成】 原稿の画像情報を読み取り、RGBデジタル画像信号12に変換して出力する画像読取手段2と、数ライン分の黒基準値及び白基準値を平均化する平均化回路5と、1ライン分の黒／白基準値を記憶するシェーディング用メモリ6と、白／黒基準値を用いシェーディング補正演算を行う、シェーディング演算回路7から成る、シェーディング手段3と、装置全体を制御し、ノイズを取るアルゴリズムを実行する制御手段1と、画像信号を処理する画像処理手段4より構成される。



1

【特許請求の範囲】

【請求項1】 原稿の画像情報を読み取り、RGBのデジタル画像信号に変換して出力する画像読取手段と、前記RGBのデジタル画像信号を受け、シェーディング補正したRGBデジタル画像補正信号を画像処理手段に出力するシェーディング手段と、前記画像読取手段、前記シェーディング手段及び前記画像処理手段のそれぞれに制御信号を出力する制御手段から成るスキャナ装置において、前記シェーディング手段は、黒基準値及び白基準値を平均化する平均手段と、該平均化手段の出力データを記憶するメモリ手段と、前記メモリ手段の出力値と前記RGBデジタル画像信号とをシェーディング演算するシェーディング演算手段とから成ることを特徴とするスキャナ装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、シェーディング補正を行うために、原稿を読む前に黒基準値及び白基準値を記憶するスキャナ装置に関する。

【0002】

【従来の技術】従来のスキャナ装置では、画像読取手段に設けられた黒／白基準板を、画像読取手段に設けられた読取部を用いて黒／白基準値をサンプルし、シェーディング手段に設けられたSRAMに記憶させ、シェーディング手段のシェーディング演算部で(式3)の演算を行っていた。

【0003】

【発明が解決しようとしている課題】しかし、従来のスキャナ装置では、スキャナ内部に常に発生しているランダムノイズが、記憶した白／黒基準値に混入した場合、シェーディング補正演算が正確にできないという課題があった。そのため、出力画像に横縞、縦縞、主走査方向の色斑などがあらわれるという課題があった。

【0004】そこで、本発明の目的は、白／黒基準値に混入するノイズの影響を少なくすることにより、精度の高いシェーディング補正演算を行うことができるスキャナ装置の提供にある。

【0005】

【課題を解決するための手段】上記課題を解決するために、本発明は原稿の画像情報を読み取り、RGBのデジタル画像信号に変換して出力する画像読取手段と、前記RGBのデジタル画像信号を受け、黒基準値及び白基準値を平均化する平均手段と、該平均化手段の出力データを記憶するメモリ手段と、該メモリ手段の出力値と前記RGBデジタル画像信号とをシェーディング演算するシェーディング演算手段とからなるシェーディング手段と、前記シェーディング手段の出力するRGBデジタル画像補正信号を処理する画像処理手段と、前記画像読取手段、前記シェーディング手段及び前記画像処理手段を制御する制御手段から構成した。

2

【0006】

【作用】上記のように構成されたスキャナ装置においては、次の手順で、ノイズを除去するアルゴリズムを制御手段は実行する。初めに、制御手段は、白基準読み取りの動作にはいるよう各手段に信号を出力する。白基準読み取りの動作にはいると、画像読取手段は、照明手段を点灯してスキャナ上に置かれた白基準原稿を読み、数ライン分のRGBデジタル画像信号を出力する。

【0007】シェーディング手段は、数ライン分のRGBデジタル画像信号を平均化して1ライン分の白基準値として記憶する。次に、制御手段は、黒基準読み取りの動作にはいるよう各手段に信号を出力する。黒基準読み取りの動作にはいると、画像読取手段は、照明手段を消灯して、数ライン分のRGBデジタル画像信号を出力する。

【0008】シェーディング手段は、数ライン分のRGBデジタル画像信号を平均化して1ライン分の黒基準値として記憶する。次に、制御手段は、原稿読み取りの動作にはいるよう各手段に信号を出力する。原稿読み取りの動作にはいると、画像読取手段は、照明手段を点灯して、原稿を読み取り、原稿のRGBデジタル画像信号を出力する。

【0009】シェーディング手段は、RGBデジタル画像信号を、白／黒基準値を使用してシェーディング演算を行い、RGBデジタル画像補正信号を出力する。画像処理手段は、RGBデジタル画像補正信号を、拡大、縮小、回転、圧縮などを制御手段の指令で行い、各デバイスに出力する。最後に、制御手段は、原稿読み取りを終わらせるため各手段に信号を出力する。

【0010】

【実施例】以下、本発明の好適な実施例を図面に基づいて説明する。図1は、本発明を用いたスキャナ装置のブロック図である。図2は、図1におけるシェーディング手段の構成を示すブロック図である。図1及び図2に示すように、本発明のスキャナ装置は、原稿の画像情報を読み取り、RGBデジタル画像信号12に変換して出力する画像読取手段2と、数ライン分の黒基準値及び白基準値を平均化する平均化回路5と、1ライン分の黒／白基準値を記憶するシェーディング用メモリ6と、白／黒基準値を使いシェーディング補正演算を行う、シェーディング演算回路7から成る、シェーディング手段3と、装置全体を制御しノイズを取るアルゴリズムを実行する制御手段1と、画像信号を処理する画像処理手段4より成る。

【0011】次に動作を説明する。制御手段1は、ノイズを除去するアルゴリズムを実行していくため、信号a8、信号b9、信号c10、信号d11を図3に示すタイミングチャートの通りに順次出力していく。処理手順は、図4のフローチャートに示す通りである。

【0012】初めに、制御手段1は、白基準値読み取り

50

3

を指示する信号a 8と、最初のラインであることを示す信号d 11を出力する。画像読取手段2は、信号a 8を受けると、照明手段(図示せず)を点灯し、白基準原稿を読み、8ラインのRGBデジタル画像信号12をシェーディング手段3に出力する。

【0013】シェーディング手段3を構成する平均化回路5は、信号a 8と信号d 11を受け取ると、まず1ライン分のRGBデジタル画像信号12をシェーディング用メモリ6の白基準値を格納するエリアに記憶させる。次に、制御手段1は1ライン分のRGBデジタル画像信号12の出力が終了すると、信号d 11を無効にする。

【0014】平均化回路5は、信号d 11が無効になると、(式1)の計算式に示すように、RGBデジタル画像信号12とシェーディング用メモリ6に記憶してある値を逐次加算し、再びシェーディング用メモリ6に書き込む動作をハードウェアで行う。これを1ライン分の全画面素について実行し、残りのライン分も繰り返す。

$$M' = D + M \quad (\text{式1})$$

ただし、

M' : シェーディング用メモリに書き込まれる値

D : RGBデジタル画像信号

M : シェーディング用メモリから読み出される値

次に、制御手段1は信号a 8を無効にする。

【0015】平均化回路5は、(式2)に示すようにシェーディング用メモリ6の値を読みだし割算を実行し、その結果を再びシェーディング用メモリ6に書き込む。

$$M' = M / 8 \quad (\text{式2})$$

ただし、

M' : SRAMに書き込まれる値

M : SRAMから読み出される値

次に、制御手段1は黒基準値読み取りを指示する信号b 9と、最初のラインであることを示す信号d 11を出力

$$D_{out} = (D_{in} - D_b) / (D_w - D_b) \times 255 \quad (\text{式3})$$

ただし、

D_{out} : RGBデジタル画像補正信号

D_{in} : RGBデジタル画像信号

D_b : 黒基準値

D_w : 白基準値

次に、制御手段1は原稿読み取りを指示する信号c 10を無効にする。これにより、各手段は原稿読み取りを終了する。

【0020】以上の説明のように、1ライン分の黒/白基準値を8回づつ取り込み平均化するので、黒/白基準値にランダムノイズの混入があっても、結果的にはランダムノイズ成分は小さくなり、(式3)の演算から正確なRGBデジタル画像補正信号を得ることができる。

【0021】

【発明の効果】以上のように、本発明はRGBデジタル画像信号をシェーディング補正する手段を平均化回路、メモリ、シェーディング演算回路から構成したので、黒

4

する。

【0016】画像読取手段2は、信号b 9を受けると照明手段を消灯し、黒基準原稿を読み、8ライン分のRGBデジタル画像信号12をシェーディング手段3に出力する。平均化回路5は、信号b 9と信号d 11を受け取ると、1ライン分のRGBデジタル画像信号12をシェーディング用メモリ6の黒基準値を格納するエリアに記憶する。

【0017】次に、制御手段1は、1ライン分のRGBデジタル画像信号12の出力が終了すると、信号d 11を無効にする。平均化回路5は、信号d 11が無効になると、(式1)の計算式が示すように、RGBデジタル画像信号12とシェーディング用メモリ6に記憶してある値を、逐次加算し、再びシェーディング用メモリ6に書き込む動作をハードウェアで行い、これを1ライン分の全画面素について実行し、残り7ライン分繰り返す。次に、制御手段1は信号b 9を無効にする。

【0018】平均化回路5は、(式2)に示すようにシェーディング用メモリ6の値を読み出し、割算を実行し、その結果を再びシェーディング用メモリ6に書き込む。次に、制御手段1は、原稿読み取りを指示する信号c 10を出力する。画像読取手段2は、信号c 10を受けると、照明手段を点灯させ、原稿のRGBデジタル画像信号12を出力する。シェーディング演算回路7は、信号c 10を受け取ると、RGBデジタル画像信号12をシェーディング用メモリ6に記憶した黒基準値、白基準値を使って(式3)のシェーディング演算を行い、RGBデジタル画像補正信号13を出力し、画像処理手段4は、RGBデジタル画像補正信号13に各種の画像処理を施す。

【0019】

／白基準値の中にノイズが混入することによる、縦縞、縦縞、主走査方向の色斑などの画像の荒れの発生を抑えることができる。

【0022】また、演算回路をハードウェアで構成することによりソフトウェアで行うよりも高速で実行できる。

【図面の簡単な説明】

【図1】本発明のスキヤナ装置のブロック図である。

【図2】本発明のスキヤナ装置に用いられるシェーディング手段のブロック図である。

【図3】制御手段から出力される信号のタイミングチャートである。

【図4】本発明の処理動作を示すフローチャートである。



【符号の説明】

1 制御手段


2 画像読取手段

- 3 シェーディング手段
4 画像処理手段
5 平均化回路
6 シェーディング用メモリ
7 シェーディング演算回路
8 信号 a
9 信号 b

- 10 信号 c
11 信号 d
12 RGBデジタル画像信号
13 RGBデジタル画像補正信号



【図3】



【図2】

